スポンサー

投稿日時: 投稿者:

アルデック・ジャパン(株)

展示内容

ASIC/FPGAデザイン向けHDL混合言語シミュレーションとハードウェア・アシステッド・ベリフィケーションのパイオニアであるアルデックは、統合デザイン開発検証環境、同一ボードでのエミュレーション/アクセラレーション/プロトタイピング検証環境、要求ライフサイクル管理環境、高信頼性アプリケーション向けコンプライアンス・ツールセット等を紹介します。

  • HESボード/HES-DVM  
    Virtex UltraScaleとZinq-7000を搭載した最新ボードHES-US-440を含む、各種プロトタイピング・ソリューション
  • Riviera-PRO  
    UVMなどの次世代の検証を可能にする高速検証プラットフォーム
  • Active-HDL  
    デザイン作成、管理およびシミュレーション環境を統合した設計検証環境
  • ALINT-PRO  
    Windows/Linuxマシン対応、STARCルールおよびCDCチェックが可能なリントツール
  • Spec-TRACER  
    設計仕様からHDLコード、およびシミュレーション結果までを管理可能な要求ライフサイクル管理ツール
  • RTAX/RTSX  
    Microsemi放射線耐性デバイスRTAX/RTSXプロトタイピング
  • DO-254 CTS  
    DO-254 FPGAレベルのイン・ターゲット・テスティング環境
  • TySOMボード  
    Zynq-7000シリーズを搭載した組込みデザイン向けボードシリーズ

ウェブサイト:https://www.aldec.com/jp

アンシス・ジャパン株式会社

展示内容

ANSYSは、1970年から40年以上にわたり、構造から流体、電磁場、システム・回路まで、幅広い領域にまたがる総合的CAEソリューションを世界中のお客様に提供しています。今回は半導体を主として、プリント配線板、筐体、車体までを対象に、IC電源品質および信頼性、シグナル・パワーインテグリティ、エミッションとイミュニティといった問題への包括的なソリューションを紹介致します。

【展示製品】
半導体設計向け:

  • ANSYS RedHawk -SoCパワー、ノイズ、信頼性検証プラットフォーム。プロトタイピングからサインオフまで最新テクノロジーノード(~7nm)に対応。
  • ANSYS Power Artist-RTLパワープラットフォーム。RTL消費電力解析、パワーリダクション、パワープロファイリングなど包括的なソリューションを提供。

プリント基板、筐体、車体設計向け:

  • ANSYS HFSS/Q3D Extractor/SIwave-3D/2D電磁界解析および回路シミュレータ。
  • ANSYS Icepak-電気・電子機器熱流体解析ツール。
  • ANSYS Simplorer-マルチドメイン回路・システムシミュレータ。

ウェブサイト:http://www.ansys.com/ja-JP​

Australian Semiconductor Technology Company(株)

展示内容

VLAB 2.3
組み込みソフトウェア開発を支援する統合されたESL設計及び検証環境を大幅にバージョンアップ!
SystemC2.3及びTLM2.0準拠の超高速シミュレータ、仮想プラットフォーム開発ツール、シミュレーション結果を検証解析するツールで構成されます。同時に提供するモデルは、周辺IPモデル、高速なCPUモデルなど。これらのモデルで、車載ECUやモバイル機器等のシステムレベルのプラットフォームを構築できます。 ソフトウェア・カバレッジ(MC/DC)機能を追加し、ソフトウェア品質向上を支援します。

GENESIS 6:
SystemC2.3及びTLM2.0準拠したIPブロックおよびサブシステムのモデルを作成するための統合フレームワークであるGENESIS 6は、VLABに完全に統合されました。さらに、Processor Modelling Studioを用いてapproximately timed (AT)のタイミング精度を有するマルチコア超高速 ISSの作成が可能となります。

業界一のコストパフォーマンスと完全なESL設計ソリューションを提供します。

ウェブサイト:http://www.astc-design.com

(株)アストロン

展示内容

アストロンは、1988年の創業以来、国内でEDAツールの受託開発を行なっております。 ユーザー様の設計ノウハウを活かした独自のEDAツール開発を行なっており、低消費電力設計等、半導体業界が直面している課題を乗り越えるソリューションを提供します。

ブースでは、LSI設計デザインフローにおける各種EDAツールのカスタム実績を 紹介します。是非当社ブースへお立ち寄りください。

ウェブサイト:http://www.astron.co.jp/eda.html​

日本ケイデンス・デザイン・システムズ社

展示内容

ケイデンスは、System Design Enablement戦略のもと、業界をリードするEDA 製品、IP製品をソリューションとして提供することで、チップ、ボードからシステムまでお客様の製品開発をサポートします。今回デモブースでは下記2点をご紹介いたしますので、是非お立ち寄り下さい。

  • 高位合成プラットフォームStratus™ High-Level Synthesis (HLS)
    高位抽象レベルのSystemC動作記述からASIC並びにFPGAへ実装可能なRegister Transfer Level(RTL)の高品質な設計実装を早期に実現するStratus HLSについての技術紹介並びに、実際に製品版を使用したSystemC高位合成のデモンストレーションをご覧いただけます。
  • FPGAベース・プロトタイピング検証プラットフォームProtium™
    革新的な新しいインプリメンテーションアルゴリズムを採用したFPGAベース・プロトタイピングプラットフォームProtiumのデモンストレーションをご覧いただけます。ケイデンスのエンタープライズ・エミュレーションプラットフォームPalladium® Z1と前処理工程を共通化することにより、一般的なFPGAプロトタイピング手法と比較し、平均で80%、検証立ち上げ期間を短縮することができます。

 

 

 

 

ウェブサイト:http://www.cadence.co.jp/

(株)CDC研究所

展示内容

株式会社CDC研究所は、独自開発のクラウド技術を活用し、電子機器設計に関連する様々な、技術・人・環境を繋いだコミュニティーを創造し、地域の活性化および就活、産休、育休、介護中等の人材をインターネットで企業と繋ぎ、シニア活用、テレワークスの実現・推進を強力にサポートします。

CDC研究所のクラウドシステムは、

  1. プロジェクトチーム設計対応のクラウドベース設計環境で、テレワークス(介護、育休、産休)、シニアエンジニア活用を推進できます。
  2. イントラネット環境の使い心地を独自技術で実現しています。
  3. クラウドでありながら、データの差分バックアップ・リストアにも対応しています。
  4. インターネット経由で何時でも何処からでも設計可能なシステムの柔軟性と、イントラネットに遜色の無いセキュリティ重視の両面を持っています。
  5. 多拠点間でのデザインレビューが実施できます。
  6. 3大EDAベンダーを含むEDAツール、H/Wは使った分だけに課金形態により、設計コストの大幅カットが可能です。

等の特徴を持っています。バーチャルオフィス、設計トレーニング向けのプラットフォームとしてもご利用いただけます。

ウェブサイト:http://www.cdc-lab.com/index.html

CMエンジニアリング(株)

展示内容

LSI/FPGA検証のプロ集団として、設計品質の向上に お役立ていただけるサービスと商品をご紹介いたします。

SystemVerilogやランダム検証、アサーションベース検証などの 言語や検証手法の導入支援、UVMによる検証環境の部品化と 再利用性を高める検証環境構築支援を含めた第三者検証サービスを ご紹介いたします。

また、設計品質の向上には欠かせない機能仕様書について、 検証エンジニアの視点から、お客様の機能仕様書を より良いものに改善させていただくサービス 「機能書改善コンサルティングサービス」や、 過去の資産や眠っている資産を使える資産に リニューアルする「IPリフレッシュサービス」についても、 展示ブースにて、詳しくご紹介します。

さらに、サービスのみならず、SystemVerilogやランダム検証の 導入をお客様ご自身で試してみたいご要望にお応えした 検証環境導入支援ツール「SAQuT! KIT」シリーズと、 機能使用書の情報をエントリーするだけで、 LSI/FPGAの設計検証データを自動で出力することができる ツール「SpecInsight」シリーズにつきましても デモを交えて、詳しくご紹介いたします。

LSI/FPGAの設計品質でお悩みの方、ぜひ、当社の展示ブースに 足をお運びください。スタッフ一同、お待ちしております!

ウェブサイト:http://cmengineering.co.jp/

COSEDA Technologies GmbH

展示内容

COSEDA社のAnalog/Mixed-Signal ESLツール“COSIDE“

COSEDA社の製品“COSIDE“とは、ドイツのフラウンホーファー集積回路研究所(Fraunhofer Institute for Integrated Circuits IIS)にて、研究・開発されたSystemC/SystemC-AMSをベースとしたAnalog/Mixed-Signal 対応のシステムレベルツールです。

COSEDA Technologies GmbHは、2015年に、フラウンホーファー集積回路研究所からスピンオフして設立された会社です。

COSEDA社・COSIDEにより、概念設計からアルゴリズム設計、アーキテクチャ設計の各レベルでの開発をサポートし、ソフトウェアの早期開発のためのバーチャルプロトタイピング、さらにSystemC/SystemC-AMS環境におけるユーザーモデルの生成、インプリメンテーション向けのリファレンスモデルの生成を可能とします。

 

ウェブサイト:http://www.coseda-tech.com/

富士ソフト(株)

展示内容

富士ソフトは、1970年設立の独立系ITソリューションベンダーです。 グループ1万人の技術者集団による高い技術力とその技術に裏付けされた「提案力」を価値あるサービスの源泉として、お客様にとって最適なパートナーであり続けるために日々努力を重ねています。当社は日本国内販売店として世界の最先端組み込み製品を取り扱っており、今回のDVConではBlue Pearl Software社のASIC/FPGA開発向け検証ツール「Visual Verification Suite」をご紹介いたします。 本ツールは信頼性の高いRTL開発を可能にする総合検証ツールです。

パッケージにはAnalyze RTL™(リント)、Clock Domain Crossing analysis(クロック解析)、Automatic SDC Generation(SDC生成補助機能)を備えております。CLIおよびGUIでの"優れた操作性"、および大量のレポートから必要な情報のみを抽出する"独自のフィルタ機能"によって素早いデバッグを可能にします。ツールの初心者でも短期間で習得できる使い易さを備えたこの次世代EDAツールを"リーズナブルな価格"でご提供しております。

RTL設計において設計サイズや複雑性が増している中で検証作業は開発者にとって大きな負担となっていますが、Blue Pearl Software社のソリューションによって、品質を向上させながら開発時間を減少させることができます。

ウェブサイト:https://www.fsi-embedded.jp/

(株)ジェム・デザイン・テクノロジーズ

展示内容

弊社は2008年創立の国産EDAツール開発会社です。主力製品のGemPackageは チップ・パッケージ・ボード コデザイン構想設計ツールです。

2012年よりLPBフォーマットのワークグループに参画し、継続的に規格制定の議論や 国際化の過程をつぶさに拝見することができ、そのおかげで、当初ICパッケージ用の フィージビリティスタディツールであったGemPackageを、チップ・パッケージ・ボードのコデザインツールへと進化させることができました。

展示では、弊社のお客様の事例発表資料を配布いたします。資料の電子配布はできませんので、ぜひこの機会に、お立ち寄りお手にとってご覧ください。

ウェブサイト:http://www.gemdt.com/

(株)インターバディ

展示内容

■(株)インターバディは、組込向けソリューションを提供しています。
弊社の仮想検証向け周辺モジュールSystemCモデル(SyDAPmodel)をご紹介します。

■ソフトウェアの早期デバッグを実現する仮想検証ですが、その効果はそれだけではありません。
ソフト改版時のレグレッションテスト、ISO26262対応でも有効な故障注入、レジスタ設定時の仕様違反検出等、科学的な検証でも威力を発揮します。

■インターバディのSystemCモデルは、機能モジュール毎に独立したTLM2.0準拠のモデル群を用意し、それらを結線するI/F分を公開することにより、任意の結線、信号状態のVCD出力など柔軟性と拡張性に富んだ環境を構築することができます。

■この度新たに ARM(R) Cortex(R) M4 (*)コアのマイコン検証にも対応するため、FastModels とのI/Fにも対応しました。
CPUコアとはブリッジを介してTLM仕様でI/Fをしておりますので、高い相互運用性があります。
事例を含めて、併せてご紹介します。

■詳細は info@interbuddy.co.jpまでお気軽にお問い合わせ下さい。 (* ARM Cortex は ARM Ltd. の登録商標です)

ウェブサイト:http://www.interbuddy.co.jp/

(株)ジーダット

展示内容

ジーダットは、Custom LSI、Power MOS Design、Flat Panel Designで新たな設計ソリューションをご提供します。

■Custom LSI
SX-Meisterによるカスタムデザイン用フロアプラン
-業界初の抵抗制約ドリブン電源配線用自動ルータ
配線領域と配線形状を自動的に割り当て、EM/IR drop/ノイズなどを制約条件として考慮し、マージンの少ない最適な電源配線を実現します。
-トップ階層設計において、ネットドリブン環境を保持しながら、レイアウトに最適な階層を構築するとで、設計効率を向上します。

■ Power MOS Design
PowerVoltにより、フルチップのPower MOSに対し電気特性を高速に解析し、設計最適化やサインオフを効率化します。
-スタティック解析:電流/電圧/パワー分布/On抵抗
-ダイナミック解析:ポート電流/電圧波形、時刻ごとの電流/電圧分布
-熱解析:定常熱分布、ボンディングやパッドの境界条件設定

■ Flat Panel Design
SX-Meisterによるフラットパネルディスプレイの設計環境
-IoT、スマホ、車載などで要求される任意形状の配線の高速一括配線を行います。
-LSIに比較して長大な任意形状配線の抵抗・容量を液晶専用のツールで高速・高精度に抽出します。

ウェブサイト:http://www.jedat.co.jp/

(一社)JEITA 半導体&システム設計技術委員会

展示内容

JEITA 半導体&システム設計技術委員会は、「半導体」と「システム」の設計技術の融合を目指して活動しています。
電子機器の開発・販売の水平分業が進む中、競争力がある製品を市場投入するにはサプライチェーンの中に散在する技術をタイムリーに融合し、商品企画を練ることが不可欠です。その為には個々の技術の流通性が重要となります。我々が企画したLSI・パッケージ・ボード(LPB)相互設計規格IEC 63055/IEEE2401-2015は、これを担うための国際標準です。半導体設計技術小委員会は、この標準をベースに「半導体をシステム設計に生かす」「システムの要求・制約を半導体に取り込む」双方向の設計技術の整備を目指し研究・開発を行っています。この活動を通じて半導体産業および電子機器業界の発展に寄与して行きます。

ウェブサイト:http://jeita-sdtc.com/

MAGILLEM Design Service

展示内容

Magillem X-Spec (MXS): 様々な分野適用可能な仮想プロトタイピング
・オープン標準技術((IP-XACT, SystemC-TLM とSystemC-AMS)ベースのMXSによって、モデルのインポート、ヘテロジニアスI/Fを持つ部品の組み込み、コンフィグ・パラメータの管理、システム機能検証のためのSWテストベンチ生成、高速シミュレーションでのSWスタック実行そしてシステム全体の振る舞い解析などが可能となります。
 
Magillem Link Tracer (MLT):様々なレベルでの段階的なトレーサビリティ
・システム設計と検証(仕様書、モデリング、実装、シミュレーション、認証)の関係箇所とドキュメント間の管理とコントロール
・社内チーム間の協調作業効率の改善
・設計済みシステムのパフォーマンスと特性を改善
・繰り返し修正における検証と認証作業の削減。

ウェブサイト:http://www.magillem.com/

メンター・グラフィックス・ジャパン(株)

展示内容

・会社説明
− Mentor, A Siemens Business – シーメンスのビジネスユニットであるメンターは、優れた電子製 品の迅速でコスト効率の高い開発支援を使命としています。メンターの革新的な製品とソリュ ーションは、技術の進歩に伴い複雑さが増す半導体や基板における設計課題の解決に取り 組む技術者を支えます。

・展示説明
− Mentor® Enterprise Verification Platform (Mentor EVP)
ASICやSoCの機能検証の生産性を高めるMentor EVPは、高度な検証技術を備えた包括的 プラットフォームです。Questa®高度検証ソリューション、Veloce®エミュレーションプラットフォーム、 Visualizer™デバッグ環境を、グローバルにアクセス可能な単一の高性能データセンターリソー スに統合します。Mentor EVP は、グローバルなリソース管理機能により、世界各地のプロジェ クトチームをサポートしてユーザの生産性と検証 ROI を最大化します。

  【特長】
    −市販の検証 IP と比較して 1000 倍高いパフォーマンスを達成
    −24 時間いつでもエミュレーションとシミュレーションの実行が可能なエンタープライ ズレベルのデータセンターリソース
    −カバレッジ統合と解析による 25 倍の生産性向上
    −10 倍のデバッグ生産性向上
    −シミュレーションとエミュレーションの両方で再利用可能なテストベンチ
    −高速フォーマル検証を自動化するアプリケーション群

強力なエンジンとプラットフォームの統合により、プロトタイプからシリコンまで網羅する 高性能な検証を実現し、機能検証を革新する Mentor EVP

ウェブサイト:http://www.mentorg.co.jp/

日本電気(株)

展示内容

CyberWorkBench(CWB)は、動作合成、検証からなる統合ESL設計環境です。

CWBはNEC内で数千億円のLSI設計に適用され、2001年以来、国内外数十社以上のお客様の実製品に適用されています。

動作合成は、ANSI-C/SystemC入力に対応、精緻なタイミング制御重視の制御系から、複雑なアルゴリズムをハード化するデータパス系まで、様々な回路を合成可能です。

また、アーキテクチャ自動探索機能、複雑な制御を伴う多重ループの自動パイプライン化、通信プロトコルとアルゴリズム記述の融合、クロックを意識した設計、RTL部品との接続、大規模階層設計支援、Cソース暗号化機能、バスI/F自動生成等多彩な合成機能を有しています。

そして、音声/画像等の高速リアルタイム処理、モーター制御、HFTに代表される低遅延処理、深層学習等のAI処理加速など、様々な応用分野に適用されています。

検証用に動作/サイクル精度レベルのシミュレーションモデルを生成し、RTLに比べ 数十倍~数百倍高速な検証を可能とし、合成前のSystemC若しくは合成後の SystemC(サイクル精度)を実行しながら効率良くデバッグするための「ソースコード デバッガ」を用いることで、C言語で設計したハードウェアもソフトウェアと同じ感覚でデバッグすることが可能になります。

ウェブサイト:http://jpn.nec.com/cyberworkbench/

日本ワンスピン・ソリューションズ(株)

展示内容

【機能安全からFPGA検証まで幅広くサポート】
OneSpin社ではフォーマル技術により、バグフリーで信頼できるデジタル回路設計を支援いたします。
長年にわたる顧客での利用を通じてOneSpin社では最先端のフォーマル検証プラットフォームをご提供してまいりました。フォーマル技術に注力し、開発部隊とサポート部隊が一体となり、次世代の最も厳しい検証チャレンジを解決してきました。
常に一歩先の検証にチャンレジしつづけることで、様々なエリアで顧客のイノベーションを後押してまいります。

■Safety Critical Verification
   近年のキーワードである機能安全の検証にいち早く取り組み、既にヨーロッパで実績
■SystemC/C++ Design Verification
   高位言語での検証が可能な唯一のツール
■Metric-Driven Verification
   Coverageによる明確な指標を提供、複雑なアサーション検証の確実な進捗
■Block Integration Validation
   様々なアプリケーション(Apps)を利用し、確実な網羅検証を実現
■FPGA Implementation Verification
   絶対的な信頼性を得たいFPGAのための等価性検証
■Agile Design Evaluation
   アサーションなどを作成せず、デザインさえあれば即座に自動化された解析を開始

ウェブサイト:http://www.onespin-solutions.com/

(株)PALTEK

展示内容

機械学習とクラウドコンピューティングによるFPGA開発

機械学習は生成・収集したデータを反復的に機械に学習させることで、データ間の関連性パターンを見つける技術です。学習することで得られたパターンモデルを新しいデータに適用することで、プログラマブルデバイスの最大パフォーマンスの実現を自動化します。また機械学習は論理設計時のデザインアドバイザとして品質と性能の向上に役立てることができます。SNS、金融、税務、医療、防衛など多様な分野での活用が進む機械学習が、FPGA設計環境にもやってきました。同時にクラウドコンピューティングの活用により、強力なコンピューティングリソースを武器に、高品質、高性能の高い設計が可能となり、設計者の負担を大幅に低減します。

是非、PALTEK展示テーブルにお立ち寄りください。ここでしかお話できない成功秘話も含めてご紹介します。

ウェブサイト:http://www.paltek.co.jp/

(株)プライムゲート

展示内容

プライムゲートは長年培ってきたRTL設計、C/C++/SystemC設計技術をベースとした受託設計経験を 活かしお客様に短納期・高品質のデザインサービスを提供しております。

HDLでの受託開発やC/C++/SystemCで開発実績があり、動作合成用のモデル設計(画像処理用ASIC)や 検証モデル設計を行っております。また、HDLやCソースをベースにした設計チェック・資料整備等の作業 実績もあり、映像・通信・制御等の幅広い分野での開発実績と経験豊富なエンジニアによる確かな 技術力でお客様の多様なニーズにお応えいたします。

展示ブースでは、高位設計支援サービス(コンサルティング/モデリング/検証)や動作合成を活用した 算術演算回路のプロトタイプ作成の事例をご紹介させていただきます。

ウェブサイト:http://www.prime-gate.com/

S2Cジャパン(株)

展示内容

常に最新・最大規模のFPGAを搭載したプロトタイピングソリューションをご提供しているS2Cです。今回は新たにIntel Arria10デバイスを搭載したボードの発表の他、最新のデバッグソリューションなどをご紹介します。

展示(デモ)予定製品

  • Prodigy Logic Module
    Xillinx-VU440、KU115 Intel Arria10等を搭載したFPGAプロトタイプボードです。
    1個~4個、PCIeカードタイプなど様々なニーズにお応えできる製品群です。
  • Prodigy Multi Debug Module
    複数のFPGA内部信号を同時観測、大規模メモリによる長時間トレースなど、プロトタイピングに必須の機能を搭載した新たなデバッグツールです。
  • Prodigy ProtoBrdge
    高位設計環境との協調動作を、業界最速レベルで実現するソフトウエアです。

他、弊社がご提供します各種設計サービスなどご説明させていただきます。お気軽にお立ち寄り下さい。

ウェブサイト:http://www.s2cinc.com/japanese/

SmartDV Technologies

展示内容

SmartDVは高速、低価格な自社製検証IP(http://www.smart-dv.com/products.html )を豊富に取り揃えており、120名以上のエンジニアによる、強力な開発・サポート体制によってお客様の検証作業を加速します。クアルコム社、ブロードコム社等に採用されており、国内でも、京セラドキュメントソリューションズ社をはじめ、既に6社以上での実績が有ります。

SmartDVはシミュレーション検証IPだけでなく、エミュレータやFPGA上で動作可能な合成な検証IP:SimXLも提供しています。また、検証サービスやデザインサービスも実施しています。検証IPを開発したプロトコルを熟知したエンジニアが直接検証を行うため、短期間で高品質な検証を実現できます。

特長 

  • 全て仕様書(プロトコル)をもとに作成された自社製検証IP
  • コンプライアンス・テスト、カバレッジ・モデル、ソースコードを提供
  • 柔軟なビジネスモデル
  • 顧客のカスタムプロトコル対応検証IP開発受託
  • 検証IP開発者による検証サービス
  • デザインIPの開発、販売
  • シミュレーション検証IPと同じ機能をもつ合成可能な検証IP:SimXL
  • SimXLでは検証IP向けに作成したスクリプト等を再利用可能

当日はFPGAボード上で動作するSimXLの展示も行います。是非ブースにご来場ください。

ウェブサイト:http://www.smart-dv.com/

日本シノプシス(同)

展示内容

大規模化/複雑化する先進的なデザインを開発し、スケジュールどおりに市場投入するためには、様々な検証手法を効果的に活用していく必要があります。シノプシスでは全ての機能検証ステージをカバーする、バーチャル・プロトタイピング、スタティック/フォーマル検証、シミュレーション、エミュレーション、FPGAプロトタイピングと検証モデル、デバック環境といった包括的なソリューションを提供しています。これらの検証ソリューションの中からフォーマル検証ツールであるVC Formalを中心にご紹介します。フォーマル検証を用いることで、これまでのシミュレーションでは難しかった完全網羅性を持つ検証が可能となります。また、設計の手戻りによるプロジェクト遅延のリスクを減らすためには、可能な限り設計の早期にバグを発見することが重要となりますが、この目的に対してもフォーマル検証は高い効果を発揮します。さらに、VC Formalに用意された各種フォーマル・アプリケーションにより、低い学習コストで接続チェックやレジスタ検証等の特定の検証項目を効率化および高品質化することもできます。ぜひ、セッションにてご確認ください。

ウェブサイト:https://www.synopsys.com/japan/Pages/default.aspx

東芝情報システム(株)

展示内容

東芝情報システムは、2002年から高位設計技術への取り組みを開始しました。

設計に用いているSystemCは抽象度が高く幅広い分野で使われる言語ですが、 活用するには多くのノウハウが必要です。これまで当社は、お客様の様々な ニーズに応じてハードウェア性能見積もりの為のモデリング設計・検証、フ ァームウェア検証の為のVirtual Platformの環境構築、そしてハードウェア 化の為の高位合成・最適化など、多くの実績を積み重ねてきました。

また、世界的なツールベンダのMagillem社と提携し、IP-XACTのツール普及を 促進、同時に技術サポートや開発の支援も行っています。

当社は総合設計会社である特長を活かし、ソフトウェアやファームウエア、 更にはボード開発、LSI開発(試作・量産)など、ソフトからハードまで、 幅広い分野でのソリューションを提供しています。

今回は高位設計技術への取り組みをご紹介すると共に、自社で開発し4月から 販売を開始した、プログラマブル アナログデバイス「analogram」のご紹 介もさせていただきます。アナログ版のFPGAのように使える、とご好評をい ただいている製品です。ぜひ東芝情報システムの展示にお立ち寄りください。

ウェブサイト:https://www.tjsys.co.jp/

(株)図研

展示内容

図研は、1976年創業以来40年に渡り、世界のモノづくりをITソリューションで支えてきました。
図研のエレクトロニクス設計ソリューションは、構想設計から詳細実装設計、製造設計まで幅広い領域をカバーしています。 LSI、パッケージ、PCBなど複数の異なるオブジェクトをシステムとして設計・検証するパワーをもつ最新のCR-8000シリーズをはじめとして、最先端のエレクトロニクス設計環境を提供しています。
またこれらのツールの導入にあたっては、国内外の数多くの先進企業での導入実績にもとづく知見と経験豊かなスタッフによるきめ細かなコンサルティングや専門分野でのサポートも実施しています。
今回の展示では、構想設計段階での使用するEDA技術と、詳細設計段階でのEMC/熱といった実装に係るEDA技術をご紹介します。

ウェブサイト:http://www.zuken.co.jp/